-1La chaleur
1Répondre
Tableau associatif avec joker dans le système verilog
1La chaleur
3Répondre
même source, différente fréquence clk (conception multi-horloge)
0La chaleur
1Répondre
comment supprimer le verrou dans vhdl et but de RTL_ROM?
1La chaleur
1Répondre
retard propagatif dans les circuits
0La chaleur
1Répondre
Mauvaises valeurs à la sortie de l'additionneur dans le module Verilog
-1La chaleur
2Répondre
Compteur d'impulsions dans verilog
1La chaleur
2Répondre
0La chaleur
1Répondre
Extraction de données de netlist ligne par ligne en utilisant perl
-1La chaleur
1Répondre
Pourquoi ne pas déduire loquet pour suivre la logique?
-1La chaleur
1Répondre
Vérifiez la sortie de synthèse en ligne?