1La chaleur
3Répondre
même source, différente fréquence clk (conception multi-horloge)
1La chaleur
1Répondre
retard propagatif dans les circuits
4La chaleur
3Répondre
1La chaleur
2Répondre
0La chaleur
1Répondre
Erreur: /..integrator.vhd(47): proche de "process": (vcom-1576) attend IF VHDL
1La chaleur
2Répondre
Traversée de domaine d'horloge pour le signal d'impulsion et de niveau
-1La chaleur
3Répondre
4La chaleur
3Répondre
-1La chaleur
1Répondre
Quel type de réinitialisation asynchrone pour flop est meilleur? actif bas ou actif haut
-2La chaleur
1Répondre
Verilog [Erreur de résolution du module croix] lors de l'expansion des définitions