Compteur d'impulsions dans verilog

Question

J'essaie de construire une impulsion qui est haute pour 8 impulsions d'horloge et passe au repos bas. Ainsi, lorsque l'activation et l'horloge sont élevées, l'impulsion haute passe au-delà de 8 impulsions d'horloge. Comment puis-je mettre en œuvre et aborder cela dans Verilog. Voici ce que j'ai fait jusqu'à maintenant.

module clkgenerator(
    input clk, 
    input [3:0] count = 4'b0, 
    input enable, 
    output andpulse 
    ); 
    always@(posedge enable and posedge clk) 
    begin 
    andpulse <= 1; 
     if(count == 4'b1000); 
     andpulse <= 0; 
     count <= 4'b0; 
     else 
     count <= count + 1; 
     end 
    endmodule 

Mais cela jette et erreur

Error: C:\altera\14.0\clkgenerator.v(3): near "=": syntax error, unexpected '=', expecting ')'

Besoin d'aide.

Answer 1

Essayez ceci: changement

module clkgenerator(
    input clk, 
    input [3:0] count = 4'b0, 
    input enable, 
    output andpulse 
    ); 

à:

module clkgenerator(clk,count, enable, andpulse); 
input clk, enable; 
input [3:0] count = 4'b0000; 
output andpulse; 

Je ne sais pas si cela va fonctionner.

Answer 2

1. Vous devez déclarer le nombre et que les registres etdes:

   module clkgenerator(
       input clk, 
       input reg [3:0] count = 4'b0, 
       input enable, 
       output reg andpulse 
   ); 
   

2. Vous ne devriez pas mettre l'activer dans la liste de sensibilité du bloc toujours. Mettez la place dans une condition if:

   always@(posedge clk) 
   if(enable) 
   begin 
       andpulse <= 1; 
       if(count == 4'b1000) 
       begin 
       andpulse <= 0; 
       count <= 4'b0; 
       end 
       else 
       count <= count + 1; 
       end 
   endmodule