0La chaleur
1Répondre
Conception de type oscilloscope avec interface FPGA PL et PS framebuffer
0La chaleur
1Répondre
Comment générer un fichier .xst de la ligne de commande + Xilinx-ISE
0La chaleur
1Répondre
test NTP pour la synchronisation de temps entre les noeuds dans un réseau local
-3La chaleur
3Répondre
Essayer d'implémenter une pile dans Verilog. Quel est le problème avec le code?
0La chaleur
1Répondre
Implémentation de Top Module sur ISE Xilinx14.7 verilog
0La chaleur
1Répondre
Implémenter le banc d'essai sur verilog avec diviseur d'horloge et sortie différente
0La chaleur
1Répondre
Comment interfacer la sortie numérique d'un FPGA à un DAC?