0La chaleur
1Répondre
Declare taille du vecteur avec l'expression de générer variables
0La chaleur
1Répondre
0La chaleur
1Répondre
Comment écrire un code verilog dans un style deux-toujours-bloc avec plusieurs regs d'état?
1La chaleur
1Répondre
0La chaleur
1Répondre
masque certains bits dans un vecteur basé sur un vecteur différent
0La chaleur
1Répondre
Comment donner un retard de 1 cycle d'horloge dans un bloc combinatoire verilog
1La chaleur
1Répondre
Comment compter les maximums continus/zéros dans un tableau de bits dans verilog
0La chaleur
1Répondre
Différence de définition de la porte Verilog
-2La chaleur
1Répondre
Obtention de l '"instanciation de module invalide" dans mon code FIR Verilog
0La chaleur
1Répondre
Verilog erreur de simulation de code: référence -unresolved à rising_edge (clk)