-2La chaleur
1Répondre
Obtention de l '"instanciation de module invalide" dans mon code FIR Verilog
0La chaleur
1Répondre
SystemVerilog: littéral non chiffré non chaîné en concaténation
1La chaleur
1Répondre
-1La chaleur
1Répondre
FSM de mini-processeur coincé dans la boucle égale de branche
-2La chaleur
2Répondre
valeur hexadécimal dans verilog générer pour la boucle
0La chaleur
2Répondre
Pourquoi la sortie imprime-t-elle toujours j = 5 dans la fourche join_none?
1La chaleur
1Répondre
Coulée dynamique dans SV utilisant la fonction et la fonction $ cast
-1La chaleur
1Répondre
Comment implémenter l'équation d'addition dans les contraintes SystemVerilog?
1La chaleur
1Répondre
Est-ce que Synopsys VCS fournit des noms de test qui ont atteint la couverture?
0La chaleur
1Répondre
Comment ajouter un uvm_reg additonal à chaque accès à la carte de registre?