Nous écrivons un mini processeur qui analyse les informations en fonction des instructions écrites dans sa mémoire.FSM de mini-processeur coincé dans la boucle égale de branche
La première instruction (adresse 0 en mémoire) dans notre banc d'essai est une tandis que la boucle est écrite comme une branche égale: if (delimeter == 0) jump 0
. Afin de différencier le cas d'attente du délimiteur d'un cas général de branche égale (ou branche non égale), nous avons ajouté un signal wait_for_delimeter spécifique mais la récupération d'instruction prend un cycle d'horloge et parce que le pipeline insère un NOP (pas d'instruction d'opération) pour une branche prise, dans l'horloge suivante, waiting_for_delimeter ne peut pas être 1 car elle "voit" un NOP et non l'instruction équivalente de branche.
Quelqu'un peut-il nous aider s'il vous plaît à résoudre ce problème?
Merci!
de quelle langue parlez-vous? Pouvez-vous fournir plus de code? – Serge
J'écris dans Verilog – efalk
[voir s'il vous plaît code correspondant ici] [1] [1]: https://i.stack.imgur.com/cRDUn.png – efalk