Si votre fichier makefile ressemble vraiment à ceci, vous obtiendrez une erreur, car je ne vois pas de syntaxe make, juste une syntaxe shell. Cependant, ma boule de cristal me dit que ces deux lignes pourraient faire partie de la recette d'une règle. Si elles le sont, vous devriez réaliser comment make exécute des recettes; pour chaque ligne, un sous-shell distinct est créé, dans lequel la commande de cette ligne est exécutée indépendamment: vos deux commandes ne connaissent rien de l'environnement de l'autre. Si vous souhaitez que deux commandes soient exécutées dans le même sous-shell, vous devez les émettre en une ligne (en utilisant des caractères de continuation de ligne si nécessaire), ou utiliser la directive ONESHELL de make.
Ce n'est pas utile. Dites-moi: pourquoi $! vide lorsque demandé dans Makefiles? – nalply
@nalply: Il est vide car make ne définit pas de variable avec ce nom. Si vous voulez l'utiliser dans le shell, vous devez échapper le signe dollar: '$$!', Mais vous devez être conscient de ma remarque sur l'émission des commandes sur une ligne, séparées par ex. un point-virgule. – eriktous
@eriktous grande réponse, certainement utile. J'ai eu le prochain numéro de Nalply, bien sûr le $$! résout cela. – David