calendrier pour la conception ASIC, synchronisation approprié pour un D/A

Question

Je fais mon premier ASIC et j'ai du mal à comprendre quelque chose.

I ont une horloge interne de 80MHz qui apparaît sur une broche de l'ASIC, les autres broches comprennent des broches de sortie de données connecté au convertisseur N/A.

Toutes les traces sur cette carte particulière seront de longueur égale et délai de propagation égal, ce qui inclut l'horloge et les broches de données, la capacité de charge pour toutes les broches de données est 5pf (chacun). Le D/A a un 1 ns. temps d'installation. Le D/A est un périphérique de sortie uniquement, il n'y a pas de chemin vers l'ASIC. Sur la base de la longueur, de la largeur, de l'épaisseur et de la proximité des plans d'alimentation de cette carte, j'ai calculé que le bord d'un bord devrait passer d'environ 1 ns entre l'ASIC et le D/A.

je propose cadencement des données sur les broches sur le front descendant de l'horloge et d'utiliser le front positif qui apparaît sur la broche ASIC d'horloge des données dans le convertisseur N/A.

La société Je travaille avec dit ce n'est pas assez de temps pour garantir les arrivées propres et D/Une sortie. Ces gens sont professionnels et savent ce qu'ils font, mais je voudrais comprendre quel est le problème. Quelqu'un peut-il me diriger vers des documents de référence?

merci.

Answer 1

Comme vos données transmises sur negedge et échantillonnés sur posedge,

Je propose cadencer les données sur les broches sur le bord négatif de l'horloge et utiliser le bord positif qui apparaît sur la broche ASIC horloge données dans le D/A.

Clock est de 80 MHz, alors période d'horloge soit 12,5 nSec, mais en raison de votre implémentation spécifique cité, vous avez seulement 6,25 nSec pour le temps utilisable pour compenser le temps d'installation et de propagation, (1 nSec + 1 nSec = 2 nSec), de sorte que vous avez la marge de 6,25 à 2 = 4,25 nSec.

C'est très bien, demandez à ces gens comment ils peuvent dire!