Traitement Regex dans systemverilog en utilisant svlib

Question

Je suis un nouvel utilisateur du paquet svlib dans l'environnement systemverilog. J'ai l'exemple de texte suivant, {'PARAMATER': 'lollg_1', 'SPEC_ID': '1G3HSB_1'} et je veux utiliser regex pour extraire 1G3HSB de ce texte. Pour cette raison, j'utilise l'extrait de code suivant mais j'obtiens la ligne entière au lieu de seulement l'information.

wordsRe = regex_match(words[i], "\'SPEC_ID\': \'(.*?)\'"); 
$display("This is the output of Regex: %s", wordsRe.getStrContents()) 

Quelqu'un peut-il me dire ce qui ne va pas? La sortie Je reçois: { 'paramater': 'lollg_1', 'SPEC_ID': '1G3HSB_1'} Et, je veux: 1G3HSB_1

Answer 1

Il semble que vous avez besoin pour obtenir le contenu de le premier groupe de capture avec getMatchString(1). En outre, vous devez utiliser un quantificateur gourmand (les paresseux ne sont pas conformes à POSIX) et une expression de support niée - [^']* au lieu de .*?:

wordsRe = regex_match(words[i], "\'SPEC_ID\': \'([^\']*)\'"); 
$display("This is the output of Regex: %s", wordsRe.getMatchString(1)) 

Voir les détails Guide de l'utilisateur:

getMatchString(m) est toujours exactement équivalent à appeler la méthode sur la plage Str objet contenant la chaîne qui a été recherché:

range(getMatchStart(m), getMatchLength(m))