Le style habituel d'affectation à un réseau SystemVerilog défini par un typedef struct, commeAssigner un seul élément d'une struct nettype
typedef struct {
real V;
real I;
real R;
} SVAstruct;
// resolution function ommitted
nettype SVAstruct SVAnet with res_SVA;
est
inout SVAnet P;
assign P = '{Vout,0,0};
Ainsi, les affectations sont faites en même temps pour tous les éléments de la structure nette. Des affectations telles que
P.R = 100;
donnent une erreur. Existe-t-il une méthode pour effectuer des tâches individuelles?
Alors que la proposition permet de missions individuelles à des éléments de S, il ne permet pas de le faire pour les éléments de P. Par exemple, s'il y a des contributions d'autres modules aux valeurs de P, celles-ci seraient écrasé par assigner P = S ;. Donc, le «tu ne peux pas faire ça» est toujours valable. - THX! – bardo
Les sorties de ces autres modules ne doivent pas être un 'SVAnet', juste des nombres réels simples représentant V, I ou R. Vous pouvez ensuite les combiner ensemble. –
Correct, mais dans mon cas, malheureusement, ils le sont. – bardo