J'ai utilisé à la fois SystemC et System Verilog/VMM pour la vérification, et la réponse est, cela dépend. Quand j'étais avec une start-up qui était sur un budget restreint essayant d'obtenir leur premier ASIC à la porte, SystemC était un choix naturel parce qu'il fonctionnait sur notre simulateur à petit budget et SystemVerilog n'a pas fait. Avec SystemC, vous n'avez pas besoin d'utiliser le PLI ou le DPI. Vous instanciez réellement votre modèle SystemC en tant que composant dans votre testbench, ce qui est intéressant.
Toutefois, SystemC est une bibliothèque C++ qui n'a pas une syntaxe très intuitive. Vous devriez avoir un arrière-plan C++ décent avant d'essayer d'apprendre la bibliothèque SystemC. Les livres pour ce qui sont disponibles la plupart du temps sucent, à l'exception de "SystemC from the Ground Up" par David Black.Cela commence, d'après ce que j'ai vu, SystemC est naturellement un langage de modélisation de haut niveau, pas un langage de vérification, et personne avec un budget pour acheter de vrais simulateurs n'utilise SystemC pour la vérification. D'un point de vue général du développement de carrière, j'utiliserais System Verilog s'il est à votre disposition. De plus, vous pouvez toujours utiliser le DPI pour l'interface avec votre modèle C pour la vérification de sortie, qui utilise toujours des générateurs, des moniteurs et des tableaux de bord écrits en SV/VMM.
Merci beaucoup pour votre bonne explication. J'ai également découvert que le système-c est une surconsommation, et implémenté la couche DPI pour interfacer le code verilog à 'C. La meilleure chose est, "ça marche". Merci une fois de plus. – Alphaneo