0La chaleur
1Répondre
$ passé avec un signal d'entrée
0La chaleur
2Répondre
Comment faire pour tracer le décalage du modèle reg à l'adresse
0La chaleur
2Répondre
plan de classe de séquence virtuelle
0La chaleur
1Répondre
SystemVerilog - aller sur tous les membres de l'enfant de la classe parente
0La chaleur
4Répondre
UVM: crée une tâche qui est appelée tous les 100 cycles pour tout le composant.
0La chaleur
1Répondre
0La chaleur
1Répondre
1La chaleur
1Répondre
Comment obtenir les données lues à partir d'un vr_ad_sequence
0La chaleur
1Répondre
UVM - Erreur - près ":": erreur de syntaxe, unexpected ':', attendant IDENTIFIER ou une horloge
0La chaleur
1Répondre
`uvm_do_with avec des contraintes inline