lfsr

0La chaleur

1Répondre

Comment générer des nombres aléatoires dans FPGA pour l'utiliser comme IV dans les applications cryptographiques

Je cherche un moyen de générer des nombres aléatoires dans FPGA pour une utilisation comme IV pour les applications cryptographiques. Cependant, les réponses à des questions similaires que j'ai trouvé

random cryptography initialization fpga lfsr 2017-01-06

---

0La chaleur

1Répondre

LFSR ne génère pas de valeurs aléatoires pendant la simulation

Je suis novice en VHDL, mais j'en ai une idée. J'ai fait ce LFSR mais je ne sais pas pourquoi il est coincé entre la valeur de départ initiale et l'autre valeur XOR. Je travaille avec Altera Quartus 1

vhdl fpga xilinx altera lfsr 2017-08-03

---

-1La chaleur

1Répondre

code LFSR donne un résultat erroné

J'ai le code pour LFSR et obtenir des résultats erronés, les 8 premiers bits doivent être 01.110.010 mais que je reçois 0101111001. Je parle de Galois LSFR: en.wikipedia. org/wiki/Linear-feedback_shif

python lfsr 2016-10-10

---

0La chaleur

1Répondre

64 bits LFSR conception

J'ai conçu un 64 bits lfsr mais je pense que ce n'est pas aléatoire. Son genre de motif régulier. Quelqu'un peut-il s'il vous plaît vérifier mon code et voir si c'est correct. (TAP 64,63,61,60) module

verilog lfsr 2016-10-19

---

1La chaleur

1Répondre

Verilog: attribuer une somme pondérée de longueur paramétrée

Je suis en train de mettre en oeuvre un registre à décalage à rétroaction linéaire avec une largeur et des coefficients paramétrés: // ... parameter width = 16; parameter [width-1:0] coeff =

verilog lfsr 2017-01-30

---

0La chaleur

1Répondre

Pseudo Random Number Generator utilisant LFSR en VHDL

Je vais avoir un peu de mal à créer un PRNG en utilisant la méthode LFSR. Voici mon code: library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity pseudorng is Port (clock : in STD_LOGIC; reset : i

random numbers vhdl generator lfsr 2017-03-28

---