0La chaleur
1Répondre
0La chaleur
2Répondre
Sortie infrarouge dans verilog
1La chaleur
3Répondre
Réinitialisation à bas niveau actif dans le mappage de port
1La chaleur
1Répondre
xil_cache erreur dans Xilinx SDK
0La chaleur
1Répondre
7 segments MUX Ne pas afficher le chiffre recherché.- Verilog
-2La chaleur
1Répondre
Que signifie cette ligne dans Verilog?
-2La chaleur
1Répondre
Transfert de données entre les modules - Verilog
1La chaleur
1Répondre
magasin un vecteur de bits flipflops au lieu de la mémoire - Chisel
-2La chaleur
1Répondre
0La chaleur
1Répondre
Recevoir une valeur d'AXI connecté à UART