comment implémenter une affectation atomique sous AIX/powerpc?

Question

Je suis en train de porter une extension de noyau à AIX 32/64 bit sur PowerPC multi-processeurs, écrite en C. Je n'ai pas besoin de plus d'opérations de lecture atomique et d'écriture atomique (je n'ai pas besoin de fetch-and-add , compare-and-swap etc.) Juste pour clarifier: pour moi, "atomicité" signifie non seulement "pas d'entrelacement", mais aussi "visibilité à travers plusieurs cœurs". Les opérations fonctionnent sur des pointeurs, donc les opérations sur les variables 'int' sont inutiles pour moi.

Si je déclare la variable "volatile", la norme C indique que la variable peut être modifiée par des facteurs inconnus et n'est donc pas soumise à des optimisations. D'après ce que j'ai lu, il semble que les lectures et les écritures régulières soient supposées être non entrelacées, et les linux kernel souces semblent être d'accord. il dit:

__asm__ __volatile__("stw%U0%X0 %1,%0" : "=m"(v->counter) : "r"(i)); 

stw est « mot de magasin », qui est censé être atomique, mais je ne sais pas ce que le « % U0% X0 » signifie. Je ne comprends pas comment cette instruction d'assemblage impose de la visibilité. Quand je compile mon extension de noyau, 'std' est utilisé pour l'assignation que je veux, mais il devrait aussi être atomique pour une machine 64 bits, d'après ce que j'ai lu. J'ai très peu de compréhension des spécificités de PowerPC et de son jeu d'instructions, mais je n'ai pas trouvé dans la liste d'assemblage du fichier compilé des instructions de barrière de mémoire ("sync" ou "eieio").

Le noyau fournit le service fetch_and_addlp() qui peut être utilisé pour implémenter la lecture atomique (v = fetch_and_addlp(&x, 0), par exemple).

Mes questions sont les suivantes:

1. suffit pour déclarer la variable « volatile » pour atteindre lire et écrire atomicité dans le sens de la visibilité et pas désentrelacement? Si la réponse à 1 est "non", comment cette atomicité est-elle atteinte?

3. Quelle est la signification de "% U0% X0" dans l'implémentation atomique de Linux PowerPC?

Answer 1

J'ai réussi à répondre aux questions 1 et 2, mais pas 3:

1. Non, ce ne suffit pas.
2. Des barrières de mémoire sont toujours nécessaires. J'ai utilisé le XLC construit dans __lwsync(). Cela devrait à la fois empêcher la réorganisation par le processeur et publier la modification à d'autres processeurs.

Answer 2

Il existe des idiosyncrasies dans la syntaxe d'assemblage en ligne de GCC.

dans la ligne,

__asm__ __volatile__("stw%U0%X0 %1,%0" : "=m"(v->counter) : "r"(i)); 

la m est un opérande de sortie et le r est un opérande d'entrée. Le% 1 et% 0 se réfèrent à l'ordre d'argument (0-> m, 1-> r)

l'instruction d'assemblage prend 2 arguments et les% U0% X0 sont des contraintes sur les arguments. Ces contraintes consistent à forcer GCC à analyser les arguments et à s'assurer que vous ne faites pas quelque chose de stupide.Comme il s'avère, «U» est spécifique à powerpc (je suis habitué à l'ensemble de contraintes X64 :). La liste complète des contraintes se trouve dans:

http://gcc.gnu.org/onlinedocs/gcc/Machine-Constraints.html#Machine-Constraints