Quel est le protocole de cohérence de cache utilisé par Intel et AMD?

Question

Pour ma thèse de baccalauréat, je dois analyser les effets du faux partage sur les systèmes multicœurs. Donc, en cherchant les différents types de protocoles de cache-cohérence que j'ai trouvés sur Wikipédia, Intel a développé le protocole de cohérence de cache MESIF, mais Intel ne l'utilise pas non plus.

En regardant le manuel Intel® 64 and IA-32 Architectures Developer's Manual: Vol. 3A Je n'ai rien trouvé à propos de MESIF mais du protocole MESI. La question est donc: Intel n'utilise-t-il pas son propre protocole de cohérence de cache. Ou suis-je la recherche dans le mauvais document.

Answer 1

Intel utilise le protocole MESIF (http://www.realworldtech.com/common-system-interface/5/, https://en.wikipedia.org/wiki/MESIF_protocol) dans QuickPath et AMD utilise le protocole MOESI (https://en.wikipedia.org/wiki/MOESI_protocol, http://www.m5sim.org/MOESI_hammer) avec ou sans sonde Filtre à HyperTransport. Mais ces protocoles sont pour la communication inter-puce (un socket bulldozer AMD a 2 puces dans MCM). Autant que je sache, dans les deux processeurs, la cohérence intra-puce est faite au niveau du cache L3.

Un outil que vous pouvez utiliser pour vérifier les problèmes de performance NUMA est numagrind: http://dx.doi.org/10.1109/IPDPS.2011.100