bruit gaussienne dans SystemVerilog

Question

J'écris un générateur de bruit gaussien dans Verilog,

le travail du code fin lorsque la sortie est un vecteur de la logique (16 bits)

mais je besoin de ce code pour communiquer avec un autre bloc qui utilise des entrées réelles

j'avais tryed la fonction bitstoreal $, mais il ne fonctionne pas, la sortie est toujours O

ce que je l'avais fait est le remplacement de la sortie [16, 0] data_out1 par la production réelle data_out1 dans la déclaration in/out du module, et ajouter "affecter data_out1 = $ bitstoreal (data_out);" DATA_OUT est un vecteur de bits provenant d'un autre module

toute aide

Answer 1

DATA_OUT devrait être [15,0] pour être 16 bits