3
est la transmission (mis en évidence par la flèche bleue) nécessaire? Je pensais que l'instruction add écrirait avec succès pour enregistrer avant que l'instruction OR le lise.
A
Répondre
2
add écrit à inscrire dans la même étape que or est la lecture du registre, donc il n'y a aucune garantie que la valeur correcte sera en toute sécurité dans le registre au point or it-- voit add est autorisé un cycle complet d'horloge faire cela écrire et avoir les signaux se propagent à travers le matériel. En revanche, xor est sûr car il lit à partir de r1 dans le suivant cycle d'horloge après add écrivent.
Questions connexes
- 1. mips assemblée question
- 2. MIPS sw et lw question
- 3. Cyclisme pipelining
- 4. question à propos de sauter dans MIPS
- 5. Une question à propos de l'instruction MIPS
- 6. protocole TFTP pipelining
- 7. DataTables, Ajax Pipelining
- 8. Pipelining HTTP Android
- 9. Pipelining String dans Powershell
- 10. Gstreamer Tee/Queue plusieurs pipelining
- 11. Traitement côté serveur avec pipelining
- 12. Méthode HTTP HEAD et pipelining
- 13. Pipelining HTTP et gestion des erreurs
- 14. différence entre pipelining et redirection dans linux
- 15. Utiliser HTTP pipelining avec la jetée HTTPClient
- 16. Pipelining trouver un élément à un indice
- 17. MIPS $ gp register
- 18. Mips: mot de charge
- 19. impression d'entiers mips
- 20. MIPS et matrices
- 21. mips programme ne peut pas comprendre mips/mflo/sw
- 22. Assemblage MIPS, traversée de registre?
- 23. Commandes pipelining C++ avec redirection d'entrée et d'entrée
- 24. Code MIPS cassé
- 25. Numéro de programmation MIPS
- 26. C à MIPS traduction
- 27. Tableau 2D dans MIPS
- 28. Prise d'entrée MIPS
- 29. MIPS Shift Instruction
- 30. MIPS Load Word Confusion