Je suppose que vous avez lu "Computer Architecture" par Hennessy & Patterson. Mais cela peut ne pas répondre à vos questions. Personnellement, bien que je sois un expert en architecture informatique, je ne l'ai pas appris d'un endroit. En fait, j'ai beaucoup appris en lisant les articles d'Ars Technica et de Phoronix sur chaque nouvelle architecture apparue au cours de la dernière décennie. En ce qui concerne ce qu'ils ressemblent vraiment, vous aurez besoin d'apprendre la conception de puces. Il y a deux points de vue que vous voudrez explorer. L'un est une perspective de type CAD, où vous faites une capture schématique. Vous planifiez et connectez des blocs logiques pour former des circuits numériques. La disposition physique que vous faites correspondra approximativement à la disposition que vous avez dans le matériel. L'autre angle est d'apprendre à coder dans un langage de description du matériel comme Verilog, bien que ce soit plutôt abstrait, et il faut beaucoup d'intuition sur le matériel pour relier ce que vous êtes en train de coder à comment cela va se transformer en matériel.
J'ai recherché sur google des images de "structure de bélier statique", et j'ai trouvé beaucoup de pages intéressantes qui montrent comment fonctionnent les mémoires. Il y a de bonnes images ici "http://www.iis.ee.ethz.ch/~kgf/aries/5.html" par exemple. Vous pouvez entrer dans les RAM dynamiques plus tard. Une RAM statique est une matrice rectangulaire de blocs à 6 transistors. Voir "http://lwn.net/Articles/250967/" et plus particulièrement "http://lwn.net/images/cpumemory/cpumemory.7.png". Aussi, "http://www.freepatentsonline.com/7095663-0-large.jpg". Quatre des transistors forment deux onduleurs dos à dos, en maintenant une valeur de bit. Deux permettent l'accès aux lignes de signal entre les onduleurs, vous permettant de les contraindre dans un état différent. Ces cellules 6T sont disposées en grands réseaux rectangulaires. Pour lire une rangée, un circuit décodeur traduit une adresse en un signal unique et affirme que la ligne de mots de cette rangée, qui active les transistors d'accès, connecte chaque cellule de cette rangée à ses lignes de bits. Les deux lignes de bit pour chaque colonne contiennent des valeurs opposées, qui sont interprétées par des amplificateurs de détection différentiels, et vous lisez une ligne. Pour écrire, vous faites la même chose mais forcez les lignes de bits aux valeurs correctes.
Une pile est simplement une mémoire adressée d'une manière particulière. Même dans des structures de pile spécialement dédiées dans les puces, ce ne sont que des blocs de mémoire, avec un bloc logique qui incrémente et décrémente une adresse de manière appropriée.
Un cache est un autre ensemble de mémoire générique, associé à un tableau de balises, qui est un type particulier de mémoire adressable par contenu. Un TLB est un type particulier de cache. Passer un peu de temps sur Google, vous pouvez tout apprendre sur ces choses. L'obstacle que vous devez surmonter est de savoir quels termes de recherche utiliser. Je suis heureux d'aider avec ça.