Récupérer contexte de processeur RISC-V après l'exécution dans FPGA

Question

Je chargement RISC-V dans un Zedboard et je suis en un point de référence (disponible dans les outils de RISC-V-) sans avoir à démarrer RISC-V-Linux, dans ce cas:

./fesvr-zynq median.riscv 

Il se termine sans erreur, donnant comme résultat le nombre de cycles et d'instret.

Mon problème est que je veux plus d'informations, je voudrais connaître le contexte du processeur après l'exécution (enregistrer les valeurs de la banque et la mémoire) ainsi que le résultat donné par l'algorithme. Y at-il un moyen de le savoir à partir de l'exécution FPGA? Je sais que cela peut être fait avec le simulateur, mais je dois l'exécuter sur FPGA. Merci.

Answer 1

Procédez de la même manière que pour les données cycles et instret. Découvrez riscv-tests/benchmarks/common/*. Le code exécute le bare metal afin que vous puissiez écrire le code que vous voulez et accéder aux CSR, aux registres ou à la mémoire, et vous pouvez ensuite utiliser une version de base de printf pour afficher les informations.