Pourquoi ASID seulement dans le TLB dans ARMv8-A? Comment éviter l'accès non-amorcé à la mémoire présente dans les tables mais éjecté de TLB?

Question

J'ai une question rapide sur les TLB et les ASID dans ARMv8-A. D'après ce que je comprends (du guide du programmeur d'ARM et du Manuel de référence de l'architecture):
- Les descripteurs de page/de bloc (entrées de tableau MMU de feuille) ne contiennent pas d'identificateur ASID, seulement un bit nG (non global), qui dit ASID devrait être utilisé pour cette page.
- La valeur ASID réelle qui correspond à la valeur de registre réside dans le TLB. Il est défini lors de la marche d'une page et que l'entrée correspondante est ajoutée au TLB (avec l'ASID actuel, de sorte que les recherches TLB suivantes vérifient que le nouvel ASID correspond). Dites que je veux utiliser ASID pour éviter la mise à jour des tables lors du changement de contexte. Chaque processus a une valeur ASID résidente. Traitez 1 certaines données à vaddr a1, processus 2 à vaddr a2. Le contexte I passe de 1 à 2. Au cours de l'exécution, l'entrée TLB correspondant à a1 est éjectée (pour une raison quelconque). Processus 2 accède à a1, un échec TLB se produit, et une page marche arrive, réussit et stocke l'entrée du processus 1 en utilisant la valeur ASID2, donnant l'accès de processus 2 aux données de processus 1.

Qu'est-ce que je ne comprends pas? Le mécanicien ASID ne devrait-il pas assurer la sécurité entre les processus 1 et 2 tout en évitant de mettre à jour les tables?

Facultatif question: si tous mes programmes ont .text section à la même adresse virtuelle (au moins, tous les programmes ont la même adresse de point d'entrée), dois-je mettre à jour les tables chaque fois que je change de contexte ou puis-je avoir plusieurs entrées? correspondant à la même vaddr, en utilisant différents ASID?

Answer 1

Il semble que j'ai eu une idée fausse sur les ASID. J'ai eu la réponse grâce au commentaire de @ artlessnoise.

Dans le cas que je décrivais, j'ai manqué le fait que nous devions cartographier les pages du processus 2 à un moment donné.

Alors ce que nous faisons est la suivante:
- tables de mise à jour: ajouter processus 2 de pages, et supprimer tout processus de page 2 ne doit pas voir (y compris, dans mon exemple, la page à l'adresse a1)
- Change l'ASID de sorte que toute valeur mise en cache avec un ancien ASID ne puisse pas être utilisée dans TLB
- Démarrer le processus 2. Si la page correspondante du processus 1 est toujours mise en cache dans TLB, elle est ignorée (puisque la désadaptation ASID). Dans les deux cas, une marche de page se produit, avec la table mise à jour ne contenant que des pages accessibles par processus-2. La sécurité (principale) est donc fournie par les tables présentes lorsque le processus 2 est en cours d'exécution. Et sécurité supplémentaire dans le TLB seulement est fourni par le mécanicien ASID, nous permettant de ne pas vider le TLB à chaque contexte commutateur. EDIT: Une autre solution (tirée par les cheveux) consiste à désactiver les marches sur les pages non mises en cache (déclencher une erreur MMU à la place) et à vérifier manuellement (à partir du noyau) les permissions chaque fois qu'un processus accède à -Page page Il semble horrible au niveau de la performance (ainsi que du design).

Answer 2

Processus 1 certaines données à vaddr a1, processus 2 à vaddr a2. I contexte passer de 1 à 2. Pendant l'exécution, l'entrée TLB correspondant à a1 est éjectée (pour une raison quelconque). Processus 2 accède a1, une erreur TLB se produit et une marche de page se produit, réussit et stocke l'entrée du processus 1 en utilisant la valeur ASID2, donnant au processus 2 un accès aux données du processus 1.

Lorsque Process 1 veut accéder à vaddr a1, il s'agit en fait d'une adresse marquée comme vaddr_a1_with_asid_P1. Lorsque le processus 2 veut accéder à vaddr a1, il s'agit en fait d'une adresse marquée comme vaddr_a1_with_asid_P2. Ainsi, dans TLB, chaque entrée TLB contient à la fois des informations VIDDR et ASID de processus. Ensuite, "Process 2 accède à a1, une erreur TLB se produit et une marche de page se produit, réussit et stocke l'entrée du processus 2 en utilisant la valeur ASID2" ne se produira pas.

Même pour le même vaddr a1, deux processus différents access a1 généreront deux entrées TLB différentes. L'un est marqué avec ASID P1, l'autre est marqué avec ASID P2.

Question facultative: si tous mes programmes ont section .text à la même adresse virtuelle (au moins, tous les programmes ont la même adresse le point d'entrée), dois-je mettre à jour les tables chaque fois que je changement de contexte ou Puis-je avoir plusieurs entrées correspondant à la même vaddr, en utilisant différents ASID ?

Actullay, OS veillera à ce que. Par exemple, Linux OS affectera un ASID unique à un processus.Pour le registre ASID 8 bits ou 16 bits, la plage ASID totale est limitée.

Ainsi, lorsque tous les ASID seront utilisés, Linux OS invalidera l'ensemble du TLB et réattribuera le numéro ASID de 0 au début de la deuxième boucle.