Je suppose que je n'en connais pas assez sur cette fonction majoritaire pour envelopper ma tête ... Je ne sais pas par où commencer. Je ne suis pas pro Verilog encore lolImplémentation Verilog de la fonction "Majorité"
Il est défini en fonction de x, y et z, donc je pense la fonction serait fonction de trois bits d'entrée binaires. Au-delà, je suis perdu.
Toute aide/direction appréciée.
En termes booléens, une porte de majorité est vraie si plus de la moitié de ses entrées sont vraies. https://en.wikipedia.org/wiki/Majority_function
Si vous y pensez, ces termes simples que l'exemple 3 entrée est assez simple. Il y a seulement 3 situations qui se traduiront par un vrai.
(X et Y) OR (Y et Z) OR (X et Z)
Vous voudrez peut-être étendre cela à un nombre arbitraire d'entrées et est ce que l'équation est pour. Mon verilog est assez rouillé donc je ne me souviens pas tout de suite mais je pense que vous pouvez faire ce genre de maths avec des entrées binaires si vous le souhaitez.
C'est exactement ce dont j'avais besoin. Cela rend l'implémentation de Verilog trivial.hanks pour votre aide. – squeeler642