Comment puis-je simuler le comportement d'une pile ou d'une file d'attente en VHDL? Des pointeurs?Comment implémenter des structures de données comme pile/file d'attente en VHDL?
J'avais pensé à utiliser quelque chose comme une opération de décalage logique de bits mais comment vérifier que les contraintes de la pile sont vides ou le cas d'un dépassement de pile?
Vous demandez comment "simuler le comportement". Voulez-vous écrire du code synthétisable (qui va au matériel), ou voulez-vous du code pour votre simulation. Cela fait une grande différence dans les constructions VHDL que vous pouvez utiliser. – Philippe