Machine à états Quartus II, attribuer un numéro à des bits spécifiques

Question

Dans l'automate Quartus II, j'ai une entrée de 8 bits. Dans l'un de l'état aux transitions d'état, je veux vérifier c'est plus faible 4 bits d'entrée par exemple 7 ou non

Code I ajouté à la condition de transition

input[3:0] == 7 

mais chaque fois que je veux faire VHDL me donne cette erreur:

HDL file generation was NOT successful, Error (154013): Component 01 contains an illegal name character combination 

Je ne sais pas si je peux le faire vérifier cette façon ou non Je ne sais pas grand-chose sur le codage Verilog et je suis en utilisant des diagrammes

Answer 1

input est un mot réservé - vous ne pouvez pas avoir un signal nommé "entrée".

Vous voulez probablement utiliser le nom de votre signal d'entrée à la place (c.-à-input [7:0] foo; ... (foo [3:0] == 7))